Implementación a FPGA de un codificador estéreo para emisora de fm

Abstract

El presente trabajo final de grado consiste en la realización de un codificador estéreo para una emisora de FM, el cual es implementado en una FPGA Spartan-3. El objetivo de este proyecto es lograr un dispositivo de mayor estabilidad que aquellos obtenidos mediante el uso de dispositivos analógicos para el diseño e implementación de etapa de codificación estéreo, logrando de esta forma una mayor confiabilidad de comportaminento de los dispositivos, reducción de costos, flaxibilidad de diseño, entre otras. Para lograr la implementación del codificador de banda base sobre la FPGA, se inició con el estudio del funcionamiento del sistema en su versión analógica. Concluida esta etapa, se procedió con el estudio del software de simulación Simulink de Matlab, así como también se lo hizo posteriormente con el software ISE de Xilinx.