

Uno de los desafíos que resuelve es la convergencia de los sistemas de tecnología de control que requieren múltiples dispositivos hacia un solo dispositivo integrador PAC. (Figura 2) [13] (del inglés Programmable Automation Controller), que se comunica usando protocolos de red abiertos como TCP/IP o puertos series como Modbus.




Figura 2. Tecnología de control actual a convertir a PAC

Otro de los desafíos que resuelve exitosamente el diseño propuesto es la implementación de la solución en Labview, que más profundamente, es sintetizado en código VHDL (Lenguaje de descripción de Hardware), para que permita entregar por medio de la plataforma embebida una GUI (GUI por las siglas en inglés Graphical User Interface). (Figura 3)



Figura 3. GUI más Compact RIO en conexionado Ethernet

El software de control es transportable en su versión cliente a cualquier PC y permite hacer monitoreo constante del sistema de regulación de horno en forma remota, de todos los cálculos, funciones y diagramas temporales o de frecuencia.

Los alcances del proyecto requieren que este deba ser realizado bajo estrictas consideraciones y restrictivos requerimientos de calidad, calendarios y costos claramente especificados.

II. DESARROLLO DEL MÓDULO Y APLICACIÓN EMBEBIDA UTILIZANDO LABVIEW

Sobre la base del software, se usó para su desarrollo Labview, software propietario de National Instrument (NI), que tiene la ventaja de su fácil programación, sencillez de configuración de Hardware externo y alta velocidad de adquisición [1].

Una vez seleccionada la plataforma, se desarrollaron los restantes componentes de hardware y software, que involucraron:

- Diseño de la plataforma de hardware de acuerdo con los requerimientos de la industria siderurgia nacional.
- Definición y elección de protocolo de comunicación para una aplicación remota multicliente, en este caso TCP/IP.
- Diseño de la plataforma de Software programando en Labview 2009, creando los modos de Administrador o Maestro y de Cliente o usuario.
- Puesta a punto y pruebas de funcionamiento en Horno de Afinado de Acero.

a) Arquitectura General

En la figura 2, se observa la arquitectura general de la aplicación funcionando, sobre la cual se aplica el sistema multicliente.

Sobre la Plataforma cRIO-9014 se embebe el software correspondiente que permite programar la FPGA, dicho software se hace sobre Labview y luego se sintetiza en código VHDL. (Figura 5) y (Figura 9).

b) Síntesis de Código

Durante el proceso de síntesis de código se obtienen datos desde el cRIO (Figura 5 y 6), que indican que la conversión desde código en Labview a código interpretado por la FPGA se está llevando a cabo, dicho proceso tiene diferente duración en tiempo, la cual depende de la complejidad del código desarrollado.

```

Related source file is "C:/NI\FPGA-1/srvrTmp/LOCALH-1/TEODDF-1/RegisterAccess32.vhd".
WARNING:XST:647 - Input <in0addr<1:0>> is never used. This port will be preserved and
Found finite state machine <FSM_1> for signal <writeState>.

States          4
Transitions     8
Inputs          3
Outputs        4
Clock           MiteClk (rising_edge)
Reset           aMIterreset<0> (positive)
Reset type     asynchronous
Reset State    idle
Power Up State  idle
Encoding       automatic
Implementation  automatic

-----

States          3
Transitions     7
Inputs          3
Outputs        3
Clock           MiteClk (rising_edge)
Reset           aMIterreset<0> (positive)
Reset type     asynchronous
Reset State    idle
Power Up State  idle
Encoding       automatic
Implementation  automatic

-----

Found 1-bit register for signal <RReportIn.Rd<0>>.
Found 1-bit register for signal <RReportIn.Wt<0>>.
Found 16-bit up counter for signal <Count>.
Found 32-bit register for signal <in0addr<0>>.
Found 1-bit register for signal <RReadIOready<0>>.
Found 1-bit register for signal <MWriteIOready<0>>.
Summary:
Inferred 2 Finite State Machine(s).
Inferred 1 Counter(s).
Inferred 36 D-type Flip-Flop(s).
Unit <RegisterAccess32> synthesized.

```

Figura 5. Síntesis de Datos




Figura 6. Proceso de Compilación en ejecución

Las técnicas de procesamiento digitales utilizando FPGA se han introducido en un amplio rango. Es siempre competente para cumplimentar todos los procesos de medición y análisis de tareas, utilizar Labview mediante la programación grafica de ideas, flujo de datos y de ejecución, [5] lo cual simplifica el proceso

c) Vista Frontal de la Aplicación

En la figura 7, se observa la vista final frontal de la aplicación. Este sistema terminado muestra todo lo que sucede en el autómata embebido, ya sea acciones de control, configuración, *entradas digitales, analógicas o salidas del mismo tipo, señales rms, fft, thd.*




Figura 7. Panel Frontal

d) Desarrollo de arquitectura multicliente

Para lograr que la aplicación funcione como multicliente es necesario manejar cada uno de los usuarios (clientes) en forma dinámica, ya que por cada cliente que se conecte se da un consecuente consumo de recursos computacionales y memoria los cuales deben de ser administrados, ya que al entregar ancho de banda, ese ancho de banda generado por cliente debe ser capaz de devolverse al sistema una vez que el usuario se desconecte., funcionando dinámicamente.

El sistema es diseñado para dar extrema robustez, confianza y aprovechamiento de la energía. Siempre se considera que con un sistema basado en FPGA sintetizando hardware se pueden lograr una precisión en las mediciones temporales de los componentes críticos de 25 ns [12]




Figura 8. Asignación dinámica de usuarios

A su vez, solamente debe existir en funcionamiento un usuario administrador (o master) que controle la calibración del sistema de regulación, dicho referente maestro siempre debe estar conectado para que fluya una configuración de parámetros, en caso de que este desconectado, como lo sería un cliente en cualquier parte del planeta, ese usuario solamente podrá ver lo que sucede en el sistema de regulación de electrodos, pero lo podrá modificar los parámetros de control por ejemplo los setpoint del PID o sus constantes K_i , K_p , K_d .




Figura 9. Arquitectura General del Sistema de Control

En la Figura 8 es la que se encarga de agregar las conexiones de usuario en función de los requerimientos externos, los cuales se detectan escuchando un puerto y multiplexándolos correspondientemente, además cuando el usuario se desconecta la conexión se cierra, devolviéndose la memoria y ancho de bandas solicitados.

Entonces al ser el Compact RIO (cRIO) una arquitectura sobre FPGA, se pueden implementar algoritmos de software embebido en Hardware, lo cual provee además un beneficio de sincronización y ajuste temporal en comparación con una lógica de procesador común [6]. Además, el sistema multicitiente se basa en la rápida toma de decisión y operación multitarea concurrente típica de las FPGA, cuya única limitación es la imposibilidad de trabajar en punto flotante [10]

IV. VALIDACIÓN Y VERIFICACIÓN

La *validación y verificación (V&V)* del diseño requiere consideraciones especiales. A nivel de verificación se procede a revisar unitariamente cada interfaz en particular, los niveles de tensión, corrientes, distorsión armónica, dispersión de valor de *corriente, power on, potencia activa, reactiva, aparente, etc.* las que son estrictas y constituyen el éxito o fracaso del sistema.

Para los ensayos a nivel unitario de recepción de comandos y emisión del mismo se simuló la respuesta del sistema frente a diferentes impulsos y cambios tanto digitales (on/off) como analógicos (*amplitud, frecuencia y fase*) mediante generador de funciones marca *HP modelo 3312A* y simulador digital *Texas Instrument Simulator*

Posteriormente se realizó la integración con el sistema real para verificar la recolección de datos desde el

programa de ejecución en otra computadora verificándose conforme a los objetivos.

También se probó el software instalándose en cualquier máxima con Windows 2000 en adelante, en forma instalable desde un pendrive, con buenos resultados ya que todas las formas de onda se mostraron de modo idéntico a las reales

Se realizaron pruebas de campo, probando el sistema de control y el monitoreo simultáneo desde Acería y gerencia de ingeniería, estando ambas a varios cientos de metros de distancia.

Los resultados del test fueron documentados e incluidos en la documentación del sistema, tanto resultado como manual de usuario.

La integración con la PC industrial se resuelve también con un criterio de verificación ya que el producto final se entrega sobre un panel PC del tipo *Touch screen*, con Windows embebido propietaria de NI, y se verifican la conectividad integrada entre la plataforma embebida bajo desarrollo y el simulador / planta de control real.

La integración de algún detalle final, como puede ser tener un valor inmediato de consumo de memoria ha quedado pautada para una etapa posterior del proyecto y no se ha completado al momento de formular esta publicación.

V. RESUMEN DEL PROYECTO

La duración total del proyecto implicó aproximadamente 8 meses de trabajo desde la definición de requerimientos a nivel sistema, hasta la concepción de un producto entregable, del cual este trabajo forma parte.

El enfoque utilizado cumple con todas las etapas de un ciclo de ida de tipo iterativo incluyendo requerimientos, diseño, construcción, etapas de testing, integración de hardware y software y validación.

VI. CONCLUSIONES

Este trabajo refleja la creación de una plataforma multicliente embebida como parte del proyecto de desarrollo de un sistema de control mejorado para un control de horno de arco eléctrico para fundición de acero (EAF).

Este tipo de desarrollo apela a la sencillez de un entorno en programación Labview, para crear una la interfaz de usuario. El proceso de desarrollo se sostiene en prácticas de ingeniería de software [7] establecidas tales como ciclo de requerimientos, diseño por etapas, establecimiento de línea de base de configuración e inspecciones confirmando la utilidad de estas técnicas en el desarrollo de sistemas embebidos de esta complejidad. Queda confirmada la hipótesis de las ventajas relativas de la plataforma elegida respecto a un

desarrollo funcionalmente equivalente basado en Arquitecturas convencionales. Estas ventajas se ven en aspectos tales como capacidad de integración de hardware y software como una solución integrada así la posibilidad de actualización flexible del *firmware*, lo cual transforma al módulo desarrollado en una estructura tolerante al cambio de requerimientos de diseño.

Una ventaja del diseño utilizado fue desarrollar en un entorno de programación amigable, basado en las estructuras del lenguaje Labview, el cual permitió abordar la tecnología con una curva de aprendizaje modesta comparada a la que hubiera sido necesaria para adquirir los conocimientos de VHDL directamente para haber podido utilizar una implementación en FPGA sin previa sinterización en Labview.

A su vez la sinterización de varios componentes como acondicionadores, actuadores, adquirentes analógicos y digitales bajo un solo fabricante (NI), elimina incompatibilidades, entregando como consecuencia una considerable reducción de tamaño frente a aplicaciones con tablero eléctrico y de control separado, con una consecuente reducción de errores y aumentando la facilidad de detección de los mismos.

Como consecuencia de la implementación de la PAC basado en FPGA embebida en lugar de el sistema de control convencional basado en PLC (del inglés Programmable Logic Controller), se obtuvo una mejora en la dispersión de corriente (Figura 12 y 13), lo cual condujo a un ahorro de potencia de aproximadamente el 15 %, mejorando el tiempo de encendido. Según estudios realizados con el sistema propietario de nivel 2 "phindows" de Tenaris Siderca. [14]




Figura 13. Mejora en la dispersión de corriente

La disponibilidad de grandes cantidades de ejemplos, notas de aplicación y manuales del fabricante sirvieron de guía en este desarrollo.

Quedará como trabajo a futuro culminar con la integración del sistema de control al modelo de ingeniería basado en modelo predictivo de control (MBPC) utilizando Matlab (abreviatura de *MATrix LABORatory*, "laboratorio de matrices) y actualizar el software embebido de cada módulo de acuerdo a los requerimientos de cada subsistema digital y / analógico (PID, adquirente, etc.) integrado.

La integración final no tiene fecha de desarrollo, ya que se espera a un nuevo ejercicio económico de la empresa para asignar horas y diagramar una candelización

REFERENCIAS

- [1] Image Processing Based on Seamless Integration Technology Between Lab VIEW and MATLAB - 2010 International Conference on Information, Networking and Automation (ICINA). Modeling and Control of an Electric Arc Furnace -Radu Bălan, Vistrian Mătieș, Olimpiu Hancu, Sergiu Stan, Lăpușan Ciprian
- [2] Mechatronics Department, Faculty of Mechanic
- [3] Available <http://www.ni.com/compactrio/esa/>
- [4] Available <http://www.ni.com/labview/esa/>
- [5] Alex See, "Utilizing LabVIEW for data acquisition and analysis for a 13 weeks undergraduate course", American Soc.Eng. Edu. Annual Conference Proceedings,(2004),session no.2220.
- [6] Design of Compact RIO-Based acquisition System Tao Lin. Yongxing Xie, Jing Tan Dept. of Controlling Naval Aeronautical and Astronautical University.
- [7] Metodologías Ágiles en el Desarrollo de Software José H. Canós, Patricio Letelier y M^a Carmen Penadés DSIC -Universidad Politécnica de Valencia.




Figura 12. Valor de dispersión normal

- [8] "Distributed Application Architecture". Sun Microsystem. Retrieved 2009-06-16.
- [9] Li Meng, Jin Shijun, "Design and implementation of strain acquisition system based on Compact RIO," *Research and Development*, vol. 26, no. 3, pp.29-31,55, 2007.
- [10] Carroll Dase, Jeannie Sullivan falcon, Brain Maccleery, "Motorcycle Control Prototyping Using an FPGA-Based Embedded Control System," *IEEE Control Systems Magazine*, pp.17-21, Oct. 2006.
- [11] Real-Time Control of Active Ankle Foot Orthosis. H.S, V.I.George Department of Electronics & Communication Manipal Institute of Technology, Manipal University Manipal, India
- [12] *National Instruments* [online]. c2010 [cit. 2010- 03-14]. FPGAs - Under the Hood. Desde link de Internet www: <http://zone.ni.com/devzone/cda/tut/p/id/6983>.
- [13] "Desarrollo de SCADAs con conectividad a PLCs y PAC". Gustavo Valdes. Technical Marketing Ingenier NI México Academic Days 2010
- [14] Tenaris Siderca es una empresa metalúrgica dependiente del Grupo argentino Techint.